Resumen
Usamos el modelo de un transistor MOS de COMSOL [4] para desarrollar un nuevo modelo de un SOI-MOSFET completamente agotado y ultra delgado (profundidad de canal de 10nm). Los dispositivos MOSFET de Silicio en Aislante (Silicon On Insulator SOI-MOSFET) son utilizados para reducir los efectos de canal corto en estructuras MOSFET y lograr nuevos umbrales de miniaturización de los transistores. Nuestro modelo muestra una dependencia lineal del voltaje de umbral frontal con respecto al voltaje de compuerta posterior. Resultados similares se han reportado experimentalmente por [4] y teóricamente por [5].
Referencias
Multiphysics 2006. "COMSOL Multiphysics Model Library". TM COMSOL.
Ohata, A., Cass, M., and Cristoloveanu, S. 2007. "Front -and back- channel mobility in ultrathin SOI-MOSFETs by front-gate split cv method". Solid State Electronics. 5484-5492
Hyung-Kyu, L. and Fossum, J. 1983. "Threshold voltage of thin-film silicon-on-insulator (sol) MOSFETs". IEEE Transactions on Electron Devices. 30. 1244-1251
Moore, G. 1965. "Cramming more components onto integrated circuits". Electronics. 38. 82-85.
Trojman, L. "Charge Carrier Mobility for Advanced High-metal Gate MOSFET in CMOS Technology" PhD thesis. Katholieke Universiteit Leuven, 2009.
Lujan, G. "Advanced gate concepts for sub 45nm devices" PhD thesis. IMEC vzw 2005.
Liou, J., Cerdeira, A., Estrada, M., Yue, Y., Ortiz-Conde, A., and García, F. 2002. "A review of recent mosfet threshold voltage extraction methods". Microelectronics Reliability. 42, 583-596.
White, M., Sharma, U., and Booth, R. 1989. "Static and Dynamic Transconductance of MOSFET's". IEEE Transactions on Electron Devices. 36 (5).
Colinge, J. 1985. "Transconductance of silicon-on-insulator (SOI) MOSFET's". IEEE Electron Device Letters.
