Ir al menú de navegación principal Ir al contenido principal Ir al pie de página del sitio

SECCIÓN C: INGENIERÍAS

Vol. 4 Núm. 2 (2012)

Caracterización eléctrica de nano-MOSFETs en tecnología SOI

DOI
https://doi.org/10.18272/aci.v4i2.107
Enviado
septiembre 29, 2015
Publicado
2012-12-28

Resumen

En esta investigación se reporta sobre la extensa caracterización eléctrica realizada, con poca distorsión y mayor fiabilidad, a dispositivos MOSFET de tamaño nanométrico con arquitectura ultra delgada tipo Fully Depleted (FD) en tecnología Silicon-On-Insulator (SOI) para reducir los efectos de canal corto. Se comparan los parámetros de dispositivos tipo nMOS, con tamaño de compuerta 10x1 μm2, con dieléctrico convencional (SiON) y dieléctrico alternativo de alto κ (HfO2). Los parámetros que se extraen son: espesor equivalente de óxido (EOT), voltaje umbral (VT) en función del voltaje de cuerpo SOI (VB), transconductancia (gm), pico de transconductancia (gm,max) y su relación con la movilidad. El objetivo es encontrar si los métodos de caracterización eléctrica clásicos pueden ser aplicables para estos nuevos dispositivos superando los retos y dificultades físicas que impone la tecnología de construcción SOI y demostrar si su funcionamiento es como el de los MOSFET convencionales. Los dispositivos semiconductores analizados fueron provistos por el consorcio IMEC en Bélgica y han sido caracterizados en el nuevo laboratorio de nanoelectrónica de la Universidad San Francisco de Quito (USFQ) en Ecuador.

Citas

  1. Sze, S.M.; Kwok, K.N. 2007. "Physics of Semiconductor Devices." Wiley: Hoboken, NJ
  2. Colinge, J., Colinge, C. A. 2005. "Physics of Semiconductor Devices." Kluwer Academic Publishers: New York, NY.
  3. Trojman, L. 2011. "Principio de funcionamiento del mosfet y scaling." Universidad San Francisco de Quito, Disertación. Quito, Ecuador.
  4. Crupi, F. 2012. "Nanodevices for Logic and Memory Applications." Universidad San Francisco de Quito, Disertación. Quito, Ecuador.
  5. Schroeder, D. 2006. "Semiconductor Material and Device Characterization." Wiley: Hoboken, NJ.
  6. Hauser, J. R.; Ahmed, K. 1998. "Characterization of Ultra-Thin Oxides Using Electrical C-V and I-V Measurement." Characterization and Metrology for ULSI Technology. AIP Conf. Proc. 449: 235-239.
  7. Doering R., Nishi, Y. 2008. "Handbook of Semiconductor Manufacturing Technology." CRC Press: Boca Raton, FL.
  8. Takagi, S. 1994. "On the Universality of Inversion Layer Mobility in Si mosfet"™s: Part I - Effects of Substrate Impurity Concentration." IEEE Transactions on Electron Devices 41 (12): 2357-2362.
  9. Ragnarsson, L.A.; Pantisano, L.; Kaushik, V; Saito, S.I.; Shimamoto, Y.; DeGendt. S.; Heyns, M. 2004. "The impact of Sub Monolayers of HFO2 on the Device Performance of High-k Based Transistors [mosfets]." IEEE International Electron Devices Meeting (IEDM). 4.2.1-4.2.4.
  10. Bustamante, J.; Trojman, L. 2012. "Ultra-thin Depleted Silicon on Insulator mosfet: A Simulation Based on COMSOL Multiphysics." Avances en Ciencias e Ingenierías. 4 (1): C42-C45.
  11. Lim, H.K.; Fossum, J. 1983. "Threshold Voltage of Thin-Film Silicon-on-Insulator (SOI) mosfet"™s." IEEE Transactions on Electron Devices. ED-30 (10): 1244-1251.

Descargas

Los datos de descargas todavía no están disponibles.

Artículos más leídos del mismo autor/a