Palabras clave
MOSFET
nMOS
nanoelectrónica
arquitectura FD
tecnología SOI
dieléctrico convencional SiON
dieléctrico de alto κ HfO2
EOT
voltaje umbral (V_T)
transconductancia (g_m)
Cómo citar
Descargas
Los autores que publiquen en la revista ACI Avances en Ciencias e Ingenierías aceptan los siguientes términos:
- Los autores conservarán sus derechos de autor y garantizarán a la revista el derecho de primera publicación de su obra, la cual estará simultáneamente sujeto a la Licencia de reconocimiento de Creative Commons que permite a terceros compartir la obra siempre que se indique su autor y su primera publicación esta revista.
- Los autores podrán adoptar otros acuerdos de licencia no exclusiva de distribución de la versión de la obra publicada, pudiendo de esa forma publicarla en un volumen monográfico o reproducirla de otras formas, siempre que se indique la publicación inicial en esta revista.
- Se permite y se recomienda a los autores difundir su obra a través de Internet:
- Antes del envío a la revista, los autores pueden depositar el manuscrito en archivos/repositorios de pre-publicaciones (preprint servers/repositories), incluyendo arXiv, bioRxiv, figshare, PeerJ Preprints, SSRN, entre otros, lo cual puede producir intercambios interesantes y aumentar las citas de la obra publicada (Véase El efecto del acceso abierto).
- Después del envío, se recomiendo que los autores depositen su artículo en su repositorio institucional, página web personal, o red social científica (como Zenodo, ResearchGate o Academia.edu).
Resumen
En esta investigación se reporta sobre la extensa caracterización eléctrica realizada, con poca distorsión y mayor fiabilidad, a dispositivos MOSFET de tamaño nanométrico con arquitectura ultra delgada tipo Fully Depleted (FD) en tecnología Silicon-On-Insulator (SOI) para reducir los efectos de canal corto. Se comparan los parámetros de dispositivos tipo nMOS, con tamaño de compuerta 10x1 μm2, con dieléctrico convencional (SiON) y dieléctrico alternativo de alto κ (HfO2). Los parámetros que se extraen son: espesor equivalente de óxido (EOT), voltaje umbral (VT) en función del voltaje de cuerpo SOI (VB), transconductancia (gm), pico de transconductancia (gm,max) y su relación con la movilidad. El objetivo es encontrar si los métodos de caracterización eléctrica clásicos pueden ser aplicables para estos nuevos dispositivos superando los retos y dificultades físicas que impone la tecnología de construcción SOI y demostrar si su funcionamiento es como el de los MOSFET convencionales. Los dispositivos semiconductores analizados fueron provistos por el consorcio IMEC en Bélgica y han sido caracterizados en el nuevo laboratorio de nanoelectrónica de la Universidad San Francisco de Quito (USFQ) en Ecuador.
Referencias
Sze, S.M.; Kwok, K.N. 2007. "Physics of Semiconductor Devices." Wiley: Hoboken, NJ
Colinge, J., Colinge, C. A. 2005. "Physics of Semiconductor Devices." Kluwer Academic Publishers: New York, NY.
Trojman, L. 2011. "Principio de funcionamiento del mosfet y scaling." Universidad San Francisco de Quito, Disertación. Quito, Ecuador.
Crupi, F. 2012. "Nanodevices for Logic and Memory Applications." Universidad San Francisco de Quito, Disertación. Quito, Ecuador.
Schroeder, D. 2006. "Semiconductor Material and Device Characterization." Wiley: Hoboken, NJ.
Hauser, J. R.; Ahmed, K. 1998. "Characterization of Ultra-Thin Oxides Using Electrical C-V and I-V Measurement." Characterization and Metrology for ULSI Technology. AIP Conf. Proc. 449: 235-239.
Doering R., Nishi, Y. 2008. "Handbook of Semiconductor Manufacturing Technology." CRC Press: Boca Raton, FL.
Takagi, S. 1994. "On the Universality of Inversion Layer Mobility in Si mosfet"™s: Part I - Effects of Substrate Impurity Concentration." IEEE Transactions on Electron Devices 41 (12): 2357-2362.
Ragnarsson, L.A.; Pantisano, L.; Kaushik, V; Saito, S.I.; Shimamoto, Y.; DeGendt. S.; Heyns, M. 2004. "The impact of Sub Monolayers of HFO2 on the Device Performance of High-k Based Transistors [mosfets]." IEEE International Electron Devices Meeting (IEDM). 4.2.1-4.2.4.
Bustamante, J.; Trojman, L. 2012. "Ultra-thin Depleted Silicon on Insulator mosfet: A Simulation Based on COMSOL Multiphysics." Avances en Ciencias e Ingenierías. 4 (1): C42-C45.
Lim, H.K.; Fossum, J. 1983. "Threshold Voltage of Thin-Film Silicon-on-Insulator (SOI) mosfet"™s." IEEE Transactions on Electron Devices. ED-30 (10): 1244-1251.