Bajo consumo de energía en plataformas post-Moore para investigación de HPC

Contenido principal del artículo

Resumen

El aumento de las capacidades computacionales ayudo en el proceso de exploración, producción e investigación, permitiendo la ejecución de aplicaciones que eran inviables hace algunos años. Este incremento de las prestaciones computacionales permitió el surgimiento de una nueva era conocida como era Post-Moore y produjo una amplia gama de dispositivos prometedores, como las tarjetas de placa única (SBC) y computadoras personales (PC) con rendimientos que solo se veían en un servidor hace una década. Este articulo presenta un análisis de dispositivos Post-Moore de bajo costo y consumo energético reducido que soportan despliegue y ejecución de aplicaciones para inteligencia artificial (AI), Análisis de datos in-situ y simulaciones que pueden implementarse en sistemas de gran escala. Estos dispositivos se comparan en diferentes pruebas, resaltando beneficios como el procesamiento por vatio consumido y escalabilidad.

Descargas

La descarga de datos todavía no está disponible.

Metrics

Cargando métricas ...

Detalles del artículo

Cómo citar
Rojas Yepes, P. J. (2021). Bajo consumo de energía en plataformas post-Moore para investigación de HPC. ACI Avances En Ciencias E Ingenierías, 13(2), 17. https://doi.org/10.18272/aci.v13i2.2108
Sección
SECCIÓN C: INGENIERÍAS

Citas

1. TOP500 The List. Fênix - SYS-1029GQ-TRT, https://www.top500.org/system/179681, last accessed 2020/2/20.
2. TOP500 The List. Santos Dumont Hybrid - Bullx B710, https://www.top500.org/system/178569, last accessed 2020/2/20.
3. M. Waldrop.: The chips are down for Moore's law. Nature. 530 (7589): 144–147. DOI:10.1038/530144a. ISSN 0028-0836. PMID 26863965.
4. S. Matsuoka et al.: From FLOPS to BYTES: Disruptive change in High-Performance Computing towards the Post-Moore Era. In CF '16 Proceedings of the ACM International Conference on Computing Frontiers. 2016-05-16. ACM New York, NY, USA. DOI: http://dx.doi.org/10.1145/2903150.2906830.
5. S. Matsuoka.: Cambrian explosion of computing and big data in the Post-Moore era. In HPDC '18 Proceedings of the 27th International Symposium on High-Performance Parallel and Distributed Computing. 2018-06-11. ACM New York, NY, USA. DOI: https://doi.org/10.1145/3208040.3225055.
6. K. Barker et al.: On the feasibility of optical circuit switching for high performance computing systems. In Proc. of IEEE/ACM SC 2005, pages 16–16, 2005.
7. Take, Y., Matsutani, H., Sasaki, H., Koibuchi, M., Kuroda, T. and Amano. H.: 3D noc with inductive-couplings for building-block SiPs. In IEEE Trans. on Computers, pages 748–763. 63 (3), 2014.
8. Kagami, T., Matsutani, H., Koibuchi, M., Take, Y., Kuroda, T. and Amano, H.: Efficient 3-D bus architectures for inductive-coupling ThruChip Interfaces. In IEEE Trans. on VLSI systems, pages 493–506. Vol.24, No.2, Feb. 2016.
9. Inadomi, Y., Patki, T., Inoue, K., Aoyagi, M., Rountree, R., Schulz, M., Lowenthal, D., Wada, Y., Fukazawa, K., Ueda, M., Kondo, M., and Miyoshi, I.: Analyzing and mitigating the impact of manufacturing variability in power-constrained supercomputing. In Proc. of IEEE/ACM SC15, 2015.
10. HPL- A Portable Implementation of the High-Performance Linpack Benchmark for Distributed-Memory Computers, https://www.netlib.org/benchmark/hpl/, last accessed 2020/2/2.
11. Phoronix Test Suite, https://www.phoronix-test-suite.com/, last accessed 2020/2/4.
12. Stress-ng, https://wiki.ubuntu.com/Kernel/Reference/stress-ng, last accessed 2020/2/4.
13. Open benchmarking, https://openbenchmarking.org/, last accessed 2020/2/4.

DB Error: Unknown column 'Array' in 'where clause'